2026年，芯片行业‘系统级验证’和‘软硬件协同验证’需求凸显，作为一名数字IC验证工程师，除了UVM，是否必须学习‘基于FPGA的原型验证’、‘虚拟平台建模（如QEMU）’以及‘C/C++参考模型构建’才能保持竞争力？
工作两年，一直在做模块级和子系统级的UVM验证，感觉技术栈比较单一。最近看招聘要求，很多中高级岗位都提到了系统级验证、软硬件协同验证、FPGA原型等关键词。有点焦虑：1. 对于职业中长期发展，这些技能是‘锦上添花’还是‘必须品’？2. 如果时间有限，应该优先学习FPGA原型验证（搭建原型、调试），还是学习用SystemC/TLM-2.0搭建虚拟平台做早期软件启动验证？3. 用C/C++写参考模型，对于验证工程师来说，重点应该放在算法建模的准确性，还是与UVM testbench的接口（如DPI-C）效率？希望能得到一些方向性的指导，以便制定学习计划。
数字IC萌新
