2026年秋招，模拟IC笔试中关于‘锁相环(PLL)’的题目难度加大，除了基本的鉴相器、电荷泵、VCO、分频器，现在是否会深入考察‘小数分频频率合成器’的杂散抑制、‘自适应带宽控制’以及‘电源噪声抑制(PSR)’的电路实现？该如何针对性复习？
准备模拟IC秋招，发现PLL是笔试和面试的重灾区，题目一年比一年难。以前可能只考线性模型、传递函数、稳定性，现在感觉趋势是考更实际、更复杂的系统。我的问题是：1. 对于‘小数分频PLL’，除了Σ-Δ调制器的基本原理，是否会要求分析其引入的量化噪声和杂散，以及如何在电路层面优化（如高阶调制、DAC误差整形）？2. ‘自适应带宽控制’在实际中如何实现？是通过检测VCO控制电压变化，还是通过数字算法？笔试中会要求画简化电路框图吗？3. PLL的电源噪声抑制能力（PSR）越来越被重视，在电路设计层面，有哪些提升VCO和电荷泵PSR的具体技术？复习时除了看教材，有没有推荐的论文或开源项目可以加深理解？
Verilog小白学编程
