2026年,全国大学生电子设计竞赛,如果选择‘基于FPGA的软件定义无线电(SDR)平台实现自适应抗干扰通信’作为赛题,在实现射频前端(AD9361)配置、数字上下变频和自适应滤波算法时,最大的技术难点是什么?如何利用FPGA的灵活性来动态应对不同的干扰场景?
我们团队计划用Zynq FPGA+AD9361模块做今年电赛的通信题,目标是做一个能自动识别并抑制窄带干扰的SDR系统。目前初步方案是在PS跑识别算法,PL做滤波。但担心几个点:一是AD9361的配置和同步比较复杂,二是自适应滤波(如LMS)在FPGA上实现实时更新系数会不会延迟太大,三是整体系统联调难度。想请教有竞赛经验的学长,这类项目的核心挑战在哪里,有没有一些设计框架或开源参考(比如RFNoC)可以降低开发门槛?