2026年秋招，模拟IC设计岗位面试中，关于‘电源管理芯片(PMIC)’的系统性问题越来越常见。如果被问到‘如何为一款多核AI芯片设计配套的PMIC，需考虑动态电压频率缩放(DVFS)、多路电源时序、以及低功耗待机模式’，该如何从架构选型、环路设计和系统交互角度进行回答？

4小时前

最近面试了几家做服务器芯片和车载芯片的公司，发现模拟岗的面试不再局限于单个模块（如LDO、BGR），而是频繁出现这种系统级的PMIC设计场景题。我平时做项目主要是跟着指标调单个电路，对这种需要统筹考虑芯片整体功耗管理、多电源域协同、甚至与数字控制器交互的问题，感觉思路很散，不知道从何说起。希望能得到一些回答这类问题的框架和关键要点。

FPGA萌新成长记

这家伙真懒，几个字都不愿写！

125571.81K

2026年，芯片行业‘近存计算’与‘存内计算’概念区分模糊，对于一名数字IC设计工程师，想了解这两个前沿方向并评估自己的转型可行性，应该从哪些核心论文、开源项目或仿真平台入手，建立清晰的技术认知图谱？上一篇

2026年，工作2年的芯片测试工程师，每天忙于在ATE上debug，想深入了解‘测试数据智能分析’来提升效率和价值。该从哪些数据分析工具（如JMP、Python pandas）、统计方法（如SPC、相关性分析）以及机器学习入门，才能实现对测试结果的深度挖掘和良率预测？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录