2026年，想用一块国产FPGA（如安路科技的Titan系列）完成‘基于FPGA的实时双目立体匹配与深度计算’的本科毕设，在实现校正、匹配代价计算（如Census）和视差优化时，与使用英特尔或赛灵思高端FPGA相比，在DSP资源、BRAM容量和开发工具效率上会遇到哪些限制？如何针对性地进行算法优化和资源分配？

3小时前

毕设选题定了做双目视觉深度计算，想支持国产芯片，所以选了安路的FPGA。但查了下资料，它的高端系列DSP和BRAM资源相比同价位Xilinx的K7还是少一些。我担心实现完整的SGM（半全局匹配）算法资源不够。目前计划先用Census变换做局部匹配。想请教：1. 在资源受限的国产FPGA上做立体匹配，有哪些经典的轻量化算法或硬件架构优化技巧？2. 国产EDA工具（如TD）在仿真、调试和性能分析方面，需要提前适应哪些不同于Vivado的习惯？

数字IC萌新

这家伙真懒，几个字都不愿写！

126371.71K

2026年春招，面试‘数字IC验证工程师’时，如果被问到‘如何为一个全新的AI推理IP搭建可重用的UVM验证平台’，应该按照怎样的思路阐述才能体现验证方法学的功底？上一篇

2026年，芯片行业‘近存计算’与‘存内计算’概念区分模糊，对于一名数字IC设计工程师，想了解这两个前沿方向并评估自己的转型可行性，应该从哪些核心论文、开源项目或仿真平台入手，建立清晰的技术认知图谱？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录