2026年春招，面试‘FPGA加速器开发工程师’时，除了常规的RTL设计，现在是否常要求手写‘高性能DMA控制器’或‘AXI总线互联矩阵’的代码？该如何针对性准备这类考察硬件架构深度的题目？
最近在准备FPGA加速器开发岗位的春招面试，看一些面经发现，很多公司不再只问简单的状态机或FIFO，而是直接让手撕代码，比如设计一个支持多通道、描述符链的DMA控制器，或者实现一个带仲裁的AXI Interconnect。这些模块复杂度高，感觉超出了普通课程设计的范围。想请教一下，对于这类考察硬件架构深度和工程实现能力的题目，应该如何准备？是直接研究开源IP核（如Xilinx的DMA和Interconnect）的代码，还是通过某些特定的项目（比如自己搭建一个简单的SoC）来积累经验？有没有推荐的练习平台或项目？
逻辑设计新手
