2026年，芯片行业‘Chiplet’和‘UCIe’标准越来越火，对于一名主要做单颗SoC后端设计的工程师，想转向Chiplet互联物理设计，需要提前恶补哪些关于2.5D/3D封装、中介层（Interposer）布线、跨Die时钟同步和电源完整性的核心知识？
我是一名有4年经验的数字IC后端工程师，一直做的是传统单颗芯片的布局布线、时序收敛和物理验证。最近明显感觉到行业热点在向Chiplet和先进封装转移，很多高端芯片都在用UCIe这类互联标准。我担心自己的技能会过时，想提前布局学习Chiplet相关的物理设计知识。但感觉这是一个全新的领域，涉及封装、信号完整性、热管理等多方面。请问，对于我这样的后端背景，想切入Chiplet物理设计，最急需补充的核心技能和理论知识有哪些？有没有推荐的学习资料、线上课程或者可以模拟实践的EDA工具（即使是学术版）？从单Die到多Die，思维上最大的转变是什么？
硅农预备役2024
