2026年春招，对于有FPGA加速深度学习项目经验的硕士生，想应聘‘AI芯片架构探索与性能建模工程师’，面试通常会如何考察对主流架构（如TPU、NPU）、计算阵列（Systolic Array）以及内存带宽瓶颈的分析能力？需要准备哪些关于Roofline模型和仿真工具（如SCALE-Sim）的知识？
我是硕士，研究方向是FPGA加速CNN推理，做过一些模型压缩和硬件映射的工作。看到很多AI芯片公司都在招聘‘架构探索’或‘性能建模’工程师，这个岗位不像纯硬件设计，更像是在算法和硬件之间的桥梁，我很感兴趣。但我对业界的AI芯片具体架构（比如Google TPU的脉动阵列，华为达芬核的Cube单元）了解不深，仅限于论文阅读。请问在面试这类岗位时，面试官会如何考察我对不同硬件架构优劣的理解？会不会让我现场分析一个给定算法在某种假设架构下的性能瓶颈？另外，性能建模方面，除了知道Roofline模型的概念，是否需要实际使用过像SCALE-Sim、Timeloop这类架构仿真工具？我该如何在短时间内有效准备这部分内容？
Verilog练习生
