2026年秋招，数字IC前端设计岗位笔试中，关于‘状态机设计’的题目，除了基本的Mealy和Moore型，现在是否会深入考察‘状态机编码优化（独热码、格雷码、二进制码）’、‘状态机分解与流水化’以及‘用于低功耗设计的状态机门控技术’？该如何高效复习？
正在准备秋招的数字IC设计笔试，刷题时发现状态机是必考内容。课本上只讲了Mealy和Moore的基本模型，但看一些面经说现在考得很深。想请教有经验的师兄师姐：1. 现在的笔试面试，除了画状态转移图，会不会考状态编码方式的选择和优缺点？比如什么时候用独热码，什么时候用格雷码？2. 会不会出题让优化一个复杂状态机，比如把它分解成多个小状态机或者流水化处理来提高频率？3. 低功耗设计这么火，状态机设计里怎么体现门控时钟或者门控逻辑来省电？这部分该怎么复习，有没有推荐的习题集或者项目可以实践一下这些高级技巧？
Verilog小白在线
