2026年，想用一块Xilinx的Zynq UltraScale+ MPSoC开发板完成‘基于FPGA的实时多传感器融合定位（GNSS/IMU/轮速计）’的毕设，在实现卡尔曼滤波/因子图优化时，如何划分ARM核（APU/RPU）、可编程逻辑（PL）和AI Engine（如有）的任务以最大化能效比？
我的毕业设计题目是基于Zynq UltraScale+ MPSoC的多传感器融合定位系统。传感器包括GNSS接收机、IMU和轮速计，算法打算用扩展卡尔曼滤波（EKF）或者更现代的因子图优化（如GTSAM）。MPSoC资源很丰富，有ARM Cortex-A53/Cortex-R5F（APU/RPU）、可编程逻辑（PL），有些型号还有AI Engine。我的困惑是如何合理地进行软硬件划分。比如，数据采集、预处理（滤波、坐标转换）放在PL？复杂的矩阵运算（如协方差更新）放在PL还是用AI Engine加速？状态预测和更新循环是放在ARM上跑C++，还是也尝试用HLS实现到PL？目标是实现高精度、低延迟的同时，尽量降低功耗。有没有类似的项目架构可以参考？
硅农预备役2024
