2026年，想用一块Intel（Altera）的Cyclone 10 LP FPGA完成‘基于Nios II软核的嵌入式网络数据记录仪’的毕设，在实现UDP/TCP协议栈、SD卡文件系统和数据压缩时，如何合理划分软核处理器（Nios II）和硬件逻辑（Verilog）的任务以优化系统性能？
毕业设计打算做一个嵌入式数据记录仪，用Cyclone 10 LP FPGA，通过以太网接收数据，处理后存入SD卡。计划用Nios II软核跑嵌入式系统（如FreeRTOS）来处理网络协议栈（LWIP）、文件系统（FATFS）和数据压缩算法（如LZ77）。但担心软核性能不够，导致吞吐量低。请问如何评估哪些任务适合用硬件逻辑实现（比如用Verilog写一个专用的数据包解析器或压缩加速器）？软硬件之间通过什么接口（如Avalon-MM）通信效率高？在资源有限的低功耗FPGA上，如何平衡软核频率、逻辑资源消耗和系统实时性？有没有类似的设计参考？
FPGA实验小白
