2026年，全国大学生集成电路创新创业大赛（集创赛）的‘芯片应用与系统设计’赛道，如果选择‘基于国产FPGA的激光雷达点云实时滤波与目标聚类系统’，在实现滤波（如体素滤波、统计滤波）和聚类（如DBSCAN）算法时，如何针对FPGA的并行架构进行硬件化改造？
我们团队想参加集创赛，选题是激光雷达数据处理，计划使用国产FPGA（比如安路或紫光同创的型号）。点云数据处理算法在CPU上通常是串行和迭代的，比如DBSCAN聚类需要多次遍历和邻域查询，直接移植到FPGA效率很低。我们遇到的挑战是：1. 如何将体素网格化、统计滤波这类算法映射到并行的硬件逻辑中？需要设计怎样的数据流和存储架构？2. 对于DBSCAN这种密度聚类算法，有没有适合FPGA实现的近似算法或硬件友好型改造思路？比如通过空间划分（如KD-tree的硬件实现）来加速邻域搜索？3. 国产FPGA的开发工具链和IP生态与Xilinx/Intel有差距，在实现自定义计算单元时可能会遇到哪些工具上的限制？有没有相关的开源参考设计？求有相关项目或比赛经验的大神分享架构设计思路和实战经验。
芯片爱好者小李
