2026年，全国大学生集成电路创新创业大赛（集创赛）的‘芯片测试与电路设计’赛道，如果选择‘基于FPGA的芯片测试向量自动生成与故障诊断平台’，在实现测试算法（如ATPG）和与ATE通信时，会遇到哪些软硬件协同的挑战？
我们团队想参加集创赛的芯片测试赛道，计划做一个基于FPGA的测试平台，核心是用FPGA实现测试向量生成算法，并模拟或连接ATE进行芯片测试。但我们都是学生，对工业级的测试流程和ATE通信协议（如STAPL, JTAG）了解很少。想请教：1. 如何设计FPGA与待测芯片或ATE的硬件接口？2. 测试向量生成算法（如针对stuck-at故障）在FPGA上实现时，如何平衡速度和资源？3. 整个系统的软件控制端（如PC）该如何设计？有没有类似的开源项目或资料可以参考？我要回答answer.notCanPublish回答被采纳奖励100个积分
数字系统萌新
