2026年，想用一块安路科技的国产FPGA（如PH1A系列）完成‘基于数字锁相环（PLL）的频率合成与调制信号发生器’的课程设计，与使用Altera/Xilinx相比，在开发环境（TD）、IP核调用和时序约束设置上需要注意哪些差异和坑？
学校鼓励使用国产FPGA，我选了安路的开发板做课程设计，实现一个可编程的信号发生器。之前学过一点Quartus和Vivado，但第一次用安路的TangDynasty（TD）软件。感觉界面和操作逻辑不太一样，最担心的是IP核（比如PLL、DDS）的配置和使用方法是否类似，以及时序约束的语法和策略是否有很大差异。怕把时间都花在熟悉工具上，耽误了算法实现。有没有用过国产FPGA完成过类似项目的同学，可以分享一下在工具链迁移、查找资料和调试过程中遇到的主要问题和解决方案？
芯片设计入门
