2026年，全国大学生集成电路创新创业大赛（集创赛）的‘芯片设计赛道’，如果选择‘基于开源EDA工具（如OpenROAD）的RISC-V处理器物理实现’，在从RTL到GDSII的流程中，作为学生团队会遇到哪些工具、工艺库和时序收敛方面的实际挑战？
我们团队想参加集创赛芯片设计赛道，挑战一下完整的芯片物理实现流程。决定用开源的RISC-V核（比如VexRiscv）和OpenROAD工具链。但团队成员都是学生，只在学校学过数字IC前端，对后端布局布线、时序分析、DRC/LVS几乎零经验。最担心的是找不到合适的免费工艺库（PDK）进行实践，以及在使用开源工具时遇到各种报错无从下手。想请教有参赛经验的学长，如何获取学习用的工艺库，以及备赛过程中有哪些必须提前攻克的难点和资源？我要回答answer.notCanPublish回答被采纳奖励100个积分
逻辑综合小白
