2026年秋招，数字IC设计笔试中关于‘仲裁器（Arbiter）’的设计题目，除了常见的固定优先级、轮询仲裁，现在是否会深入考察‘基于时间的仲裁（TDM）’、‘权重轮询’的实现，以及如何用SystemVerilog编写可重用的参数化仲裁器模块？

1个月前

正在准备2026年秋招的数字IC设计笔试。刷题时发现仲裁器是常考点，但过去题目多是固定优先级或简单轮询。想知道现在的笔试难度是否提升了？会不会考更复杂的仲裁算法，比如时间片轮转（TDM）、带权重的轮询（Weighted Round-Robin）？另外，面试官是否会更看重代码的质量，比如要求用SystemVerilog写一个参数化、可配置位宽和仲裁算法的可重用仲裁器模块？希望了解最新的考察趋势和重点。

EE学生一枚

这家伙真懒，几个字都不愿写！

105231.50K

2026年，想用一块Xilinx Zynq-7000开发板做‘智能农业物联网网关’的毕业设计，在实现多路传感器数据融合、边缘决策与LoRa远传时，如何高效地划分PS端（ARM）与PL端（FPGA）的任务以降低整体功耗？上一篇

2026年，作为电子专业大三学生，想找一份FPGA开发实习，但项目经验只有简单的流水灯和数码管显示，如何快速做一个能写在简历上的综合性项目（比如简易示波器或图像边缘检测）？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录