2026年秋招，应聘‘数字IC后端工程师’时，笔试中关于‘静态时序分析（STA）’的题目，除了建立时间和保持时间检查，现在是否会深入考察‘时钟门控时序检查’、‘多周期路径（MCP）约束’以及‘片上变异（OCV）的影响与设置’？
正在准备数字IC后端工程师的秋招笔试。知道STA是重点，课本上的建立/保持时间公式都会。但看一些面经和笔试题，感觉现在考得更深更实战。比如，时钟门控（ICG）单元使能信号的时序该如何检查？多周期路径在什么场景下设置？还有片上变异（OCV）的derate值设置对时序有什么具体影响？这些内容在经典教材里讲得不多，不知道应该通过什么资料或项目来深入学习和理解，很担心笔试遇到。我要回答answer.notCanPublish回答被采纳奖励100个积分
码电路的小王
