2026年，想用FPGA实现一个‘轻量级RISC-V处理器软核并运行RT-Thread’作为毕业设计，在实现中断控制器、外设总线以及软件移植时，如何平衡处理器性能与FPGA资源消耗？
我的毕设题目计划是：基于FPGA实现一个能运行RT-Thread实时操作系统的RISC-V软核。处理器核心打算用开源的（比如VexRiscv或PicoRV32），但需要自己添加中断控制器（PLIC/CLINT）、连接外设（如UART、GPIO）并通过总线（如Wishbone或AXI-Lite）集成。最终目标是在软核上成功移植RT-Thread并运行多线程Demo。我的困惑是：1. 选择哪种开源核更利于后续的软件生态和调试？2. 在添加这些必要外设和总线时，如何评估和优化它对FPGA资源（LUT、FF、BRAM）的占用？3. 从硬件设计到软件移植，整个流程中最大的挑战可能是什么？希望有类似项目经验的学长学姐指点迷津。
芯片设计预备役
