2026年秋招，数字IC笔试题中关于‘状态机’的设计，除了常用的三段式，现在是否会考察‘One-hot编码与二进制编码的功耗/面积/速度对比’、‘状态机安全设计（防挂死）’以及‘用SystemVerilog enum和unique/priority case编写状态机’的实践？

1个月前

正在准备数字IC设计的秋招笔试，刷题时发现状态机是必考点。教科书和网上教程主要讲三段式写法。但听一些学长说，现在大厂的笔试题会考得更深更细。比如会问在不同应用场景下，选择哪种状态编码方式更优，并要分析原因。还可能考察如何设计健壮的状态机防止异常跳转。甚至要求用SystemVerilog的高级特性来写。想请教一下，针对状态机这个知识点，目前笔试的深度和广度到底到了什么程度？有哪些容易被忽略但又重要的考察点需要重点准备？

FPGA萌新上路

这家伙真懒，几个字都不愿写！

131.02K1.81K

2026年，作为电子信息工程专业大四学生，想找一份FPGA开发实习，但只有单片机项目经验，如何在简历和面试中有效转化并突出自己的硬件思维和快速学习能力？上一篇

2026年，工作3-5年的模拟版图工程师，感觉画图技能遇到瓶颈，想向‘版图集成工程师’或‘工艺协同优化（DTCO）’方向转型，需要补充哪些关于器件物理、设计规则制定和良率分析的跨领域知识？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录