2026年，全国大学生集成电路创新创业大赛（集创赛），如果选择做‘基于开源EDA工具（如OpenROAD）的RISC-V处理器物理实现与优化’，在缺乏商业工具和先进工艺库的情况下，如何最大程度地展示后端设计能力？
我们团队想参加2026年的集创赛芯片设计赛道，主题是RISC-V处理器。受限于学校条件，我们无法使用商业EDA工具（如Synopsys/Cadence全家桶）和昂贵的先进工艺PDK。了解到有开源EDA流程如OpenROAD和开源工艺库（如Google的SkyWater 130nm）。想请教：1. 在这种‘全开源’环境下完成从RTL到GDSII的流程，其完整性和展示度能否得到评委认可？2. 除了完成基本流程，我们可以在哪些环节进行深度优化来体现技术实力（比如利用OpenROAD的API脚本进行定制化布局约束、时钟树综合优化）？3. 在项目文档和答辩中，应该重点突出我们克服了哪些开源工具链的挑战，以及如何保证最终版图的可制造性？
FPGA入门生
