FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年,想用一块Zynq-7000开发板做‘基于CNN的实时手势识别’毕设,在PL端实现卷积加速时,如何设计数据流和利用DSP切片来最大化吞吐量并控制功耗?

数字电路学习者数字电路学习者
其他
2小时前
0
0
1
我的毕业设计选题是用Zynq-7000平台做实时手势识别,计划在PL(FPGA)部分实现CNN的卷积加速,PS(ARM)部分做控制和显示。目前卡在了硬件加速架构设计上,对于如何高效地将图像数据流输入到卷积核,如何充分利用DSP48E1切片进行乘加运算,以及如何通过流水线和并行化来平衡吞吐量、延迟和功耗,没有清晰的思路。希望有做过类似图像处理加速项目的朋友能给一些架构设计上的具体建议。
数字电路学习者

数字电路学习者

这家伙真懒,几个字都不愿写!
11600
分享:
2026年秋招,应聘‘AI芯片编译器工程师’岗位,面试通常会考察哪些关于TVM/MLIR框架原理、算子融合优化以及与特定硬件架构(如NPU)协同的知识点?上一篇
2026年秋招,数字IC笔试题中关于‘低功耗设计’的考察越来越细,除了门控时钟、多电压域,现在常考的‘电源门控(Power Gating)’和‘动态电压频率缩放(DVFS)’在RTL级该如何实现和验证?下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答answer.notCanPublish
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录