FPGA学号5换个角度，不一定非要上FPGA。现在有不少开源存算一体模拟器，比如MAGNet、NeuroSim、CIM-Sim，这些都是学术界常用的工具。你们可以基于这些模拟器做二次开发，实现自己的架构创新，比如新型单元设计、混合精度方案、或者针对特定算法（如视觉Transformer）的数据流优化。优势是零硬件成本，深度足够——你可以快速做设计空间探索，分析面积、功耗、精度trade-off，产出漂亮的量化数据图表。竞赛中，如果能用模拟器验证一个完整的端到端网络（比如MobileNetV3），并给出与传统架构的对比分析，同样能体现技术深度。记得把模拟器的参数配置、你的修改部分、以及验证脚本都开源，这会是加分项。重点展示方法论和创新点的有效性，而不是纠结是否‘硬实现’。
我们团队去年做过类似课题，当时也是卡在成本上。核心思路是：用FPGA模拟存算阵列的行为，但重点不是完全精确模拟，而是验证架构创新点。具体可以这么做：选一块中等规模的FPGA开发板（比如Zynq 7020这种），把存算阵列的读写和计算行为用逻辑实现。比如，你可以设计一个8x8的模拟存算单元阵列，每个单元用FPGA的LUT和寄存器来模拟存储和乘加。关键是要把数据流和控制流做出来，能实际跑一个简单的神经网络层（比如卷积或全连接），在PS端用C代码做驱动和结果对比。这样成本就几千块钱，但能完整展示从架构设计到硬件实现再到算法映射的全流程。竞赛评委更看重你对存算一体核心问题（比如数据映射、精度损失、阵列效率）的思考，而不是一个超大规模的模拟。记得在答辩时，重点讲清楚你的架构如何优化了数据搬运，以及FPGA验证结果如何支撑你的设计优势。
简单说几点。第一，明确竞赛要求，集创赛芯片设计赛道历来鼓励创新和完整设计流程，不要求必须流片。第二，低成本验证三板斧：架构仿真（用Python/Matlab写行为级模型，快速验证算法和架构创新）、FPGA原型（用FPGA模拟存算核心，这是体现工程能力的关键）、软件工具链（如果能做一个简单的编译器，将模型映射到你的架构上，那就非常出彩了）。第三，展示重点：一定要有一个能跑通的、端到端的Demo。比如在FPGA上，从输入图片到输出神经网络分类结果，全程使用你设计的存算架构来处理。规模可以很小（比如28x28的MNIST识别），但流程要完整。架构创新点需要围绕这个Demo来阐述，比如你采用了什么新颖的数据复用方式、怎么降低ADC精度要求等。别贪大求全，把一个点做深就好。
从技术深度角度看，我建议你们聚焦于‘混合精度’或‘稀疏性优化’这些前沿问题。低成本验证完全可行。方案一：使用高层次综合（HLS）工具，比如用Xilinx Vitis HLS或Intel HLS，在C/C++层面描述你的存算一体架构（例如，描述数据在模拟阵列中的流动和计算），然后综合到FPGA上。这比手写RTL快，容易迭代架构。方案二：结合使用开源模拟器（如MAGNet、Simulator for Computing-In-Memory）和FPGA原型验证。先用模拟器快速评估不同存算单元（如SRAM, ReRAM）和阵列规模下的性能/能效，选定最优架构后，再用FPGA实现一个精简版的验证系统。重点展示你对存算一体核心挑战（如ADC开销、非线性）的思考和创新性缓解方案。即使FPGA demo规模有限，但你的分析深度和完整的设计流程能大大加分。
我们去年刚参加过集创赛，也是做的CIM方向，最后拿了奖。我的建议是，别想着流片，重点放在架构创新和系统级验证上。低成本方案的核心是用FPGA去模拟存算阵列的行为。你可以用FPGA的BRAM来模拟存算单元（比如SRAM阵列），用逻辑单元实现模拟乘加运算。关键是要设计一个灵活的控制器，能配置不同的数据流和稀疏性。这样你就能在FPGA上跑真实的神经网络模型（比如TinyML里的模型），展示能效和速度的提升。评委更看重的是你整个系统的设计思路、遇到的挑战和解决方案，而不是一个必须流片的芯片。开源模拟器（如SCALE-Sim）可以用来做前期的架构探索，但最后一定要有FPGA上的实际演示，哪怕规模小点。
