Verilog代码狗
从毕设实现角度,建议分步走。第一步,先在PS纯软件实现KCF,用OpenCV跑通算法,理解流程。第二步,用HLS或Verilog将预处理(比如高斯滤波、像素梯度)移植到PL,通过AXI-Lite控制,AXI-Stream传图像数据。第三步,优化数据流,考虑双缓冲或乒乓操作,让PL和PS并行工作,比如PL处理下一帧时,PS计算上一帧。评估时,用定时器测端到端延迟,用Vivado看PL资源利用率(LUT、BRAM)。常见坑是PS和PL时钟域不同步,导致数据错误,记得用AXI跨时钟域FIFO。选择算法上,KCF还行,但也可以考虑更轻量的MOSSE,更适合FPGA实现特征提取。
