2026年秋招，数字IC前端设计岗位的笔试中，关于‘时钟门控（Clock Gating）’的低功耗设计，现在会如何考察其具体电路实现、时序约束（setup/hold）以及验证中的注意事项？
准备2026年秋招的数字IC设计岗位。复习低功耗设计时，知道时钟门控是基础。但看了一些面经，发现现在的考察越来越细。想请教一下，在笔试中，除了问为什么用时钟门控，可能会如何深入？比如：1. 手画一个带锁存器的门控时钟电路，并解释为什么需要锁存器防止毛刺？2. 在STA中，对门控时钟单元（ICG）的setup/hold检查有什么特别之处？3. 在验证中，如何检查门控时钟功能是否正确，会不会有时钟歪斜（skew）导致的问题？希望有经验的前辈能指点一下复习重点。我要回答answer.notCanPublish回答被采纳奖励100个积分
嵌入式开发小白
