2026年秋招，数字IC设计笔试中关于‘低功耗设计’的题目，除了门控时钟和多电压域，现在会如何深入考察‘电源门控（Power Gating）’的实现细节、唤醒序列设计以及相关的时序和验证挑战？
正在准备2026年秋招的数字IC设计岗位笔试。复习低功耗设计时，发现资料大多集中在时钟门控、操作数隔离、多电压域这些基础概念。但看一些面经和笔经，好像对‘电源门控’（Power Gating）考得越来越深。想请教一下，现在的笔试可能会从哪些角度考察电源门控？比如，如何设计电源开关单元（Power Switch）的布局和驱动？电源域关断和唤醒的序列控制电路该如何实现？在时序上，关断和唤醒会引入哪些新的约束（比如隔离单元、保持寄存器的设置）？在验证层面，又需要特别关注哪些点？有没有典型的笔试题或参考设计可以学习？
芯片测试初学者
