FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

2026年,全国大学生集成电路创新创业大赛(集创赛),选择‘基于先进工艺节点的低功耗SRAM编译器设计’这类EDA/IP题目,团队应如何分工协作,并利用开源PDK和工具进行实践?

Verilog小白学逻辑Verilog小白学逻辑
其他
1个月前
0
0
70
我们团队三人准备参加2026年的集创赛,看中了‘芯片设计与EDA’赛道里关于SRAM编译器设计的题目。这个题目涉及电路设计、版图、建模和脚本开发,感觉难度不小。我们都是微电子研究生,有数字和模拟基础。想请教:1. 团队应该如何合理分工(比如一人负责电路和sense amp,一人负责版图生成和DRC,一人负责Verilog模型和Perl/Python脚本)?2. 题目要求基于先进工艺,但我们学生接触不到商用PDK,有哪些开源PDK(如Google的SkyWater 130nm)和开源EDA工具(如Magic, ngspice)可以用于学习和参赛?3. 在设计低功耗SRAM时,除了常见的功耗来源分析,还有哪些容易被忽略的优化点?
Verilog小白学逻辑

Verilog小白学逻辑

这家伙真懒,几个字都不愿写!
115081.61K
分享:
2026年春招,芯片公司的‘数字IC前端设计’岗位笔试,关于‘低功耗设计’的题目,除了常见的门控时钟,现在会如何考察‘多电压域设计’和‘动态电压频率调节(DVFS)’的具体实现与验证挑战?上一篇
2026年,想用FPGA实现一个‘实时视频插帧’的本科毕设,在Zynq平台上,如何对DAIN或RIFE这类深度学习模型进行硬件加速,并设计低延迟的帧生成流水线?下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录