2026年，使用Intel Agilex 7 FPGA的DSP硬核和HBM2E内存，来加速‘大规模MIMO预编码’等通信算法，相比传统的GPU方案，在能效比和实时性上能有多大优势？有哪些设计优化关键点？
我的研究方向是5G/6G大规模MIMO，算法仿真主要在GPU上跑，但延迟和功耗不理想。了解到Intel Agilex 7这类高端FPGA集成了高带宽内存和强大的DSP块，理论上很适合做通信基带加速。想请教有相关经验的工程师，如果要把预编码、检测这类线性代数运算映射到Agilex 7上，大概的能效比（TOPS/W）能比A100这类GPU提升多少？最关键的设计优化点是不是在于利用HBM2E的超高带宽和DSP硬核的并行计算能力，以及如何用HLS或OpenCL高效地实现矩阵运算？
EE学生一枚
