2026年秋招，数字IC验证工程师的面试中，关于‘UVM Phase机制’的理解会被问到多深？需要能清晰阐述build_phase、connect_phase、run_phase的执行顺序和典型应用场景吗？
正在准备数字IC验证的秋招面试，刷了很多面经，发现UVM Phase是一个高频考点。我知道有build、connect、run这些phase，但不太清楚面试官会深入到什么程度。比如，会不会问为什么run_phase是task而其他是function？或者在不同phase中注册config_db和创建组件的顺序有什么讲究？需要自己画一下UVM的phase执行流程图来准备吗？希望有经验的前辈能指点一下考察的重点和深度。
FPGA自学者
