2026年秋招，FPGA开发工程师的面试中，关于‘高速接口（如JESD204B、PCIe Gen3）’的调试经验通常会被问到多深？会要求手画典型的数据链路或状态机吗？

1个月前

我研究生期间的项目主要用FPGA做数据采集，涉及JESD204B接口和PCIe DMA传输。马上要参加秋招FPGA岗位的面试，很担心会被问到这些高速接口的底层细节。面试官是会停留在询问IP核配置和使用经验层面，还是会深入考察协议状态机、时钟数据恢复（CDR）、眼图测试、链路训练失败如何调试等实际问题？是否需要准备手画JESD204B的链路层帧结构或PCIe的TLP包格式？希望有面试经验的工程师能分享一下考察的深度和侧重点。

Verilog小白在路上

这家伙真懒，几个字都不愿写！

115491.61K

2026年，国内‘自动驾驶芯片’公司如火如荼，对于做FPGA原型验证或数字IP设计的工程师，转向这个领域需要重点补充哪些关于‘功能安全（ISO 26262）’和‘预期功能安全（SOTIF）’的知识？上一篇

2026年春招，芯片公司的‘数字IC前端设计’笔试中，关于‘跨时钟域处理（CDC）’的题目，除了单bit和多bit同步，现在常考哪些复杂场景（如脉冲同步、异步FIFO指针比较的亚稳态分析）以及对应的设计验证方法？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录