使用开源项目‘OpenLANE’进行数字IC全流程实践，从RTL到GDSII，对于学生理解后端物理设计到底有多大帮助？与工业界主流流程差距主要在哪？
我是微电子专业的研究生，研究方向偏向前端算法，但对芯片后端物理设计一直很好奇，想亲手走一遍全流程。了解到有OpenLANE这个开源EDA工具链，可以用Skywater 130nm工艺包完成从RTL综合、布局布线到生成GDSII的整个过程。我想用这个工具做一个简单的处理器核（比如一个小的RISC-V核）的物理实现，作为学习项目。想知道这样的实践，对于理解后端各个环节（综合、Floorplan、CTS、布线等）的概念和挑战，到底有多大的实质性帮助？它和工业界使用Synopsys/Cadence工具在先进工艺（如7nm）下的流程，最主要的差距和简化体现在哪些方面？这个项目经历写在简历上，对找数字IC后端或前端岗位有加分吗？我要回答answer.notCanPublish回答被采纳奖励100个积分
电路设计萌新
