想用FPGA和高速ADC做一个‘软件无线电（SDR）接收机’的竞赛项目，在实现数字下变频和滤波后，如何设计一个灵活可配置的‘数字解调’模块来支持多种调制方式（如FSK, PSK, QAM）？
我们团队计划参加今年的FPGA竞赛，选题是软件无线电接收机。前期已经用FPGA+ADC实现了射频信号的采集和数字下变频，得到了基带I/Q信号。下一步想实现一个多模解调器，能够通过FPGA上的软核（如MicroBlaze）配置，动态切换解调FSK、PSK甚至简单QAM信号。难点在于，如何设计一个硬件架构，既能复用一些公共模块（如Costas环、匹配滤波器），又能灵活地重组数据路径来处理不同调制方式？是应该用状态机控制一个高度参数化的数据通路，还是为每种调制方式设计独立的硬件单元，通过总线切换？在资源有限的FPGA上，如何平衡灵活性和效率？
FPGA萌新上路
