作为电子信息工程本科生，想参加‘全国大学生FPGA创新设计大赛’，在‘人工智能’赛道有什么适合2-3人团队、周期3个月左右的选题建议？

从评审角度看，AI赛道项目想拿高分，关键不是算法多复杂，而是 ‘用硬件思维解决AI问题’的展示是否清晰。你提到的几个方向里，图像滤波加速 听起来不够‘AI’，可能吃亏。CNN手写数字识别 太常见了，如果没有特别巧妙的硬件架构创新（比如自己设计一种高效卷积计算单元），很容易沦为单纯的算法移植，比较平淡。

我推荐一个折中且有新意的题目：基于FPGA的实时图像风格迁移（轻量版）。风格迁移是AI+图像的经典应用，但通常计算量大。你们的创新点可以放在：针对赛方板载摄像头输入的低分辨率图像（比如320x240），实现极简风格的实时迁移（比如只迁移一种风格，如素描化）。

具体步骤：1. 算法极度简化：找一篇轻量风格迁移网络（如MobileNet为基础的）论文，或者用传统的非神经网络算法（如基于滤波的方法）实现风格化效果。核心是算法复杂度必须匹配FPGA资源。2. 硬件架构核心：设计一个高效的图像数据流控制器，确保从摄像头采集、到算法处理、再到显示（VGA或HDMI）的流水线不断流。这里会用到FIFO和简单的AXI-like接口思想，但可以自己定义数据流协议。3. 展示效果：现场用摄像头拍人像或物体，实时输出风格化后的画面，视觉冲击力强，很能说明FPGA的加速能力。

需要提前学习的知识：除了Verilog，要重点掌握FPGA上图像处理的基本流程（时序、行列计数）、块RAM的使用（用于图像行缓存）。HLS可以用来快速验证风格迁移的C++算法，但最终实现建议手写Verilog以获得更好控制。这个题目的风险在于，如果算法简化后效果太差，会扣分。所以前期要用软件（如OpenCV）充分验证简化算法的视觉效果，确保‘可用’再移植。

作为去年拿过国奖的选手，我建议你们重点考虑 基于FPGA的轻量化神经网络关键词唤醒。这个题目在AI赛道里很受欢迎，因为它既有明确的AI属性（语音识别），又对实时性要求高，非常适合FPGA发挥。你们担心的开发板资源（比如安路EG4S20这类，逻辑资源大概20K LUTs左右）跑不了大网络，但做关键词唤醒（比如识别“你好”、“小爱”等几个词）完全够用。核心思路是：1. 算法选型：千万别直接搬TensorFlow的大模型。去论文里找MCUNet、TinyML 相关的、已经剪枝量化过的极轻量网络，或者用传统方法（如MFCC特征+简单分类器）结合简单神经网络，这样硬件实现压力小。2. 架构设计：一定要做流水线设计，把特征提取（如MFCC）和神经网络推理分开，可以模块化分工。数据流用简单的FIFO就能串起来，初期不用死磕AXI总线，先把功能做通。3. 学习重点：Verilog基本功（状态机、流水线）比HLS更重要，因为资源紧张时手工优化更有效。但可以了解一下HLS，用于快速验证算法。一定要提前吃透赛方开发板的手册和外设（尤其是麦克风接口和存储），这是最大的坑。这个题目好出彩的点在于，你们可以展示完整的端到端系统（从声音采集到结果输出），并且能在演示时做出很直观的实时交互效果，评委很喜欢。

另外，一定尽早把基础功能跑通，留出时间做优化（比如用查找表替代复杂计算）和设计展示界面（在板子LED或屏幕上显示结果）。三人分工可以是一个人负责算法移植与软件仿真，两个人分别负责特征提取和神经网络模块的硬件实现。

从可行性角度，我建议做CNN手写数字识别，但要有创新点。单纯在FPGA上跑一个LeNet识别MNIST，技术含量太低了。你们可以尝试这几个改进方向：1）设计一个可配置的卷积加速器IP，能通过参数改变卷积核大小和通道数；2）加入动态精度调整，对不同层的权重和激活使用不同的定点数格式；3）或者做一个系统级演示，比如用摄像头实时采集手写数字，在FPGA上完成从图像预处理到识别输出的全流程。

算法就选极简化的LeNet或一个小型CNN，千万别搞ResNet那种，资源肯定不够。硬件架构上，一定要设计好数据流，充分利用板上的Block RAM做缓存，计算单元（比如乘加器）要尽量复用。

知识方面，AXI总线协议一定要看，尤其是AXI4-Lite和AXI4-Stream。HLS如果时间紧可以暂缓，但了解其概念有帮助。重点反而是要熟悉你们所用FPGA芯片的底层资源（DSP、BRAM、LUT的数量和分布），学会用工具的时序分析和资源利用率报告。

选题时一定要仔细阅读大赛往年优秀作品，看看别人的创新点在哪里，避免重复。

作为去年拿过国奖的选手，我强烈推荐你们做关键词唤醒。手写数字识别太常见了，评委都看腻了。图像滤波加速如果只是做几个算子，创新点不够。关键词唤醒在FPGA上实现，涉及到音频预处理、特征提取（比如MFCC）、神经网络推理（可以用简单的DNN或CNN），整个流程比较完整，能很好地体现你们软硬件协同设计的能力。开发板资源一般够用，重点是把模型量化做好，用int8甚至更低精度，节省DSP和BRAM。建议你们先在高云或安路的官方IDE里跑通一个最简单的语音识别demo，再慢慢优化架构。必须提前学AXI总线，这是连接自定义IP和处理器（如果用到软核）的关键，HLS倒不一定，用Verilog手写控制流更扎实。

三个月的周期，建议第一个月定方案、学工具、建仿真环境；第二个月实现核心模块和系统集成；最后一个月疯狂优化、写文档和做展示。千万别前期松懈！

从容易出彩和完赛的角度，我推荐做‘基于FPGA的轻量化CNN图像分类’，但别做MNIST手写数字了，可以考虑‘垃圾分类识别’或‘交通标志识别’这种更有社会意义的主题。这类题目好展示，评委也容易理解。

关键是要在‘轻量化’和‘加速比’上做文章。赛方给的国产FPGA，逻辑资源和DSP都比较有限，所以选模型时一定要避开VGG16这种大家伙。看看MobileNet、SqueezeNet的变体，或者自己设计一个极简的几层CNN。重点不是追求最高准确率，而是在资源受限下实现一个完整的、可工作的系统，并且能展示出相对于纯软件实现的加速效果。

架构设计上，建议采用流水线结构，把卷积、池化、激活函数做成独立的处理单元。如果数据吞吐要求高，可以设计一个简单的总线（比如用FIFO和寄存器接口，不一定非得上AXI）来搬运数据。HLS如果你们之前没接触过，比赛周期内现学风险较大，用Verilog可控性更强。

需要提前学习的知识：图像预处理（RGB转灰度、缩放）、CNN各层硬件计算原理（尤其是卷积的并行化实现）、以及FPGA片上存储（BRAM）的巧妙使用来缓存特征图。还有一个很容易掉进去的坑就是仿真和调试，一定要学会用仿真工具（如ModelSim）和嵌入式逻辑分析仪（ChipWatcher这类）来抓信号，硬件调试和软件完全是两回事。

最后提个醒，选题确定后，立刻去研究赛方提供的具体开发板型号，查它的数据手册，搞清楚到底有多少DSP、BRAM和逻辑单元，在这个硬约束下做设计。祝你们成功！

作为去年拿过国赛二等奖的过来人，我建议你们重点考虑‘关键词唤醒’这个方向。手写数字识别太常见了，图像滤波加速如果只是做几个算子，创新点不够突出。关键词唤醒在智能家居、可穿戴设备里应用很广，有实用性。而且从算法复杂度看，它比完整的CNN网络要轻量，更适合在资源有限的国产FPGA上实现并优化。

具体来说，可以选1-2个中文关键词（比如‘小爱同学’、‘打开灯光’），用开源的语音数据集训练一个简单的神经网络（比如DS-CNN或TC-ResNet）。重点是把模型量化、剪枝后部署到FPGA上，实现从麦克风输入到结果输出的完整流程。创新点可以放在低功耗设计、唤醒响应延迟的优化、或者结合一些传统信号处理方法来提升鲁棒性。

开发板方面，赛方提供的安路、高云FPGA的DSP和BRAM资源通常不算特别丰富，所以一定要做模型压缩。硬件架构上，建议先别碰HLS，直接用Verilog写数据流和控制模块，把预处理、特征提取、神经网络计算分模块实现。AXI总线如果要用到软核（比如MicroBlaze）做控制才需要学，前期可以先聚焦在纯逻辑设计。

你们需要提前重点学习的知识包括：基本的数字信号处理（用于音频预处理）、神经网络量化方法（固定点计算）、以及FPGA的时序约束和优化技巧。可以先用Python把算法流程跑通，再一步步移植到硬件。三个月时间，规划好第一个月算法仿真，第二个月硬件实现，第三个月联调优化，时间还是挺紧张的，建议尽早开始。

从实用和易实现角度，我推荐做‘基于FPGA的图像实时增强与去雾算法加速’。这个比单纯滤波高级，又有实际用途（比如车载摄像头）。你们有Verilog基础，可以直接从硬件架构入手。步骤：1. 选暗通道先验等经典去雾算法，简化成固定参数的流水线处理。2. 用赛板（如安路EG4）的DSP块做乘法，BRAM做行缓存，设计流水线架构，一帧图像进来实时输出结果。3. 创新点可以放在自适应参数调节或者结合双边滤波优化。这个项目不需要搞复杂的AI模型训练，重点在硬件加速设计，更容易在3个月内完成系统。需要提前学一下图像处理的基本流水线设计和FIFO/BRAM的使用，AXI可以后期再接触。注意：一定要提前确认开发板的视频输入输出接口（比如是否带摄像头和HDMI），否则算法做出来没法演示就尴尬了。

作为去年拿过国奖的过来人，我强烈建议你们做‘基于FPGA的轻量化CNN实时手势识别’。手写数字识别太经典了，难出彩；关键词唤醒对算法和模型压缩要求高，大二可能hold不住。手势识别在交互上有应用场景，创新点好找。具体建议：1. 选赛方常用的高云GW1N-LV4这类器件，资源有限，一定要用剪枝、量化后的极轻量模型（比如MobileNetV1的变种）。2. 别一上来就写Verilog，先用HLS或Python（如Pytorch）验证算法和定点化，再手写关键卷积模块。3. 架构上，设计一个可配置的卷积计算单元，配合片内BRAM做数据复用，这是提速的关键。必须提前恶补AXI4总线，因为赛方提供的IP核和DDR控制器大多基于AXI，不会这个连系统都搭不起来。另外，留足时间做可视化（在VGA或LCD上显示识别结果），展示效果好很加分。

别想太复杂，尤其是第一次参赛。从‘简单的图像滤波加速’扩展，做一个‘基于FPGA的实时图像风格迁移系统’可能更有趣。用一个小型神经网络（如风格迁移的轻量化变体）实现，输入摄像头视频流，输出风格化后的视频。这个视觉效果好，演示起来很炫。开发板通常有摄像头和HDMI接口，正好用上。难点是神经网络的前向推理实现，你们可以用Verilog手写几个卷积层和激活函数，或者用高云/安路的工具链尝试IP核拼接。重点学习图像接口（如DVP、HDMI）、片上BRAM管理和数据流控制。算法选最经典的Gram矩阵风格损失网络，但一定要大幅简化网络结构。三个月，前两周定方案，接着六周做核心模块，最后四周联调优化，留足时间调试硬件！

我们去年拿了个二等奖，也是大二开始搞的。你们想的几个方向里，手写数字识别太老了，几乎每届都有人做，除非你能在精度、速度或者能效比上有特别大的突破，否则很难出彩。关键词唤醒稍微好点，但也要看具体实现。我建议可以看看‘轻量级神经网络在FPGA上的部署与优化’，比如用MobileNet或Tiny-YOLO做点简单的物体检测（比如检测行人、车辆），这个既有AI热度，又比较实用。开发板资源通常有限，一定要选小模型，重点做量化（比如权重定点化）和流水线设计，把吞吐量做上去。必须提前学AXI总线，这是和DDR打交道的关键；HLS可以了解，但大赛更看重手写Verilog/RTL的功底。三个月时间，第一个月确定算法和仿真，第二个月写RTL和调试，最后一个月优化和写文档，时间很紧。