首页-所有问题-其他-正文

想用FPGA实现一个‘全数字锁相环（ADPLL）’，其中‘数字环路滤波器’的设计，除了用PID，还有哪些更优的数字控制算法（如卡尔曼滤波）值得尝试？

芯片设计预备役

1个月前

0

0

58

在做ADPLL的课题，核心是数字环路滤波器（DLF）。教科书和大多数资料都用的是PID或者其变种。但看到一些论文提到可以用更高级的控制算法，比如卡尔曼滤波，来优化抖动和锁定时间。想请教一下，在FPGA上实现这些复杂算法，资源开销和性能提升是否成正比？有没有实际的应用案例？

芯片设计预备役

芯片设计预备役

这家伙真懒，几个字都不愿写！

73461.20K

分享：

2026年考研成绩出来了，电子类高校的分数多少才能上岸？上一篇

2026年秋招，想应聘‘芯片DFT（可测试性设计）工程师’，这个岗位对项目经验要求高吗？如果只有课程学习过Scan、MBIST、JTAG原理，该如何准备项目经历和面试？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录