FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

数字IC笔试题里，常考的‘异步FIFO深度计算’问题，除了考虑读写时钟频率差，还需要分析哪些突发传输场景？

硅基探索者硅基探索者
其他
1个月前
0
0
55
准备数字IC笔试，发现异步FIFO深度计算是高频考点。我知道基本公式要考虑读写时钟频率和突发长度。但看一些面经说，题目会变得更复杂，比如读写端都有非连续的突发、背压（backpressure）情况等。想请教一下，这些复杂场景下，分析思路和计算公式有什么变化？有没有典型的例题可以分享？
硅基探索者

硅基探索者

这家伙真懒，几个字都不愿写！
61921.10K
分享：
使用SystemVerilog的‘覆盖率驱动验证’方法，如何为一个大而复杂的SoC模块（比如一个DDR控制器）定义功能覆盖点（coverpoint）和交叉覆盖（cross）？上一篇
使用MATLAB的HDL Coder生成Verilog代码后，如何有效地将其集成到已有的Vivado FPGA项目中，并确保时序收敛？下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录