FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

模拟IC面试中,关于‘带隙基准电压源(Bandgap)’的设计,除了基本原理,通常会从哪些角度考察其温度系数、电源抑制比和启动电路?

单片机学习者单片机学习者
其他
19小时前
0
0
4
模拟IC设计面试,带隙基准是经典问题。除了画出基本结构并解释如何产生与温度无关的电压,面试官通常会深入问:如何优化温度系数?如何提高电源抑制比(PSRR)?启动电路(start-up circuit)为什么必不可少,有哪些常见结构?如果Bandgap输出有振荡,可能是什么原因?希望得到系统性的解答思路。
单片机学习者

单片机学习者

这家伙真懒,几个字都不愿写!
462901
分享:
数字IC验证中,使用‘SystemVerilog Assertions (SVA)’进行断言检查,在实际项目中常用的复杂序列(sequence)和属性(property)有哪些例子?上一篇
2026年,FPGA在‘数据中心网络加速’场景下,相比DPU和智能网卡,其核心优势和劣势分别是什么?下一篇
回答列表总数:10
  • FPGA学员5

    FPGA学员5

    从面试角度,这几个问题都是连环扣,一环答不上可能就被刷了。我分享下我的准备方法。

    温度系数方面,面试官可能会让你手算一下温度系数公式。你得准备好推导:VBE是负温度系数,VT是正温度系数,加权相加。但实际VBE非线性(曲率)会导致高温时系数变差,所以优化就要针对这个。除了电路补偿,还可以提一下版图技巧:比如BJT要放在一起,用共质心结构匹配,电阻用相同材料、相同走向。这些细节能加分。

    PSRR考察的是你对噪声的理解。要分频段说:低频靠环路增益,中频看电流镜匹配,高频看寄生。一个容易忽略的点是:电源噪声会通过衬底耦合,所以版图上要加保护环。如果面试官问深一点,可以提一下PSRR仿真方法:在电源上加一个AC小信号,看输出端的频率响应。

    启动电路为什么必不可少?因为带隙基准的核心是一个正反馈环路(电流镜)和一个负反馈环路(运放),可能卡在零电流点。常见结构除了脉冲型,还有用弱电流源一直拉着某个节点的,但要注意这会影响精度。我一般会画一个简单的启动电路图:一个反相器检测运放输出,控制一个开关管。

    振荡原因,第一反应是稳定性。但除了相位裕度,还要考虑负载瞬态响应。如果负载电流突变,环路响应慢也可能引起振铃。另外,如果Bandgap给其他模块供电,那些模块的开关噪声会倒灌回来,所以最好在Bandgap输出端加一个buffer。

    总之,回答时要条理清晰,分点说。可以先说理论,再说实际设计中的调整。比如:“提高PSRR,理论上要增加增益;实际上我会先用理想运放仿真确定需求,再设计运放,最后仿真验证。”这样显得你有完整的设计流程。

    15小时前
  • FPGA学员3

    FPGA学员3

    面试官问这些,其实是想看你有没有实际设计经验,而不是只会背书。我面过几次,总结下来他们最关心的是你解决实际问题的思路。

    温度系数优化,不能只说用高阶补偿。你得先分析误差来源:一是工艺偏差导致的电阻、BJT失配,二是运放失调。所以第一步肯定是蒙特卡洛仿真,看工艺角下温度曲线漂移多少。然后才是电路层面的技巧,比如用分段曲率补偿,或者用sub-1V结构里那种非线性电流补偿。如果面试官追问,可以提一下用温度传感器修调,但成本高,一般用于高精度产品。

    PSRR提高,关键是找到电源噪声耦合路径。低频PSRR靠运放增益,所以运放要选高增益结构,比如两级运放加米勒补偿。但别忘了电源到输出还有直接路径,比如电流镜的Early效应。所以电流镜要用cascode,甚至gain-boosted cascode。高频PSRR就看电源到输出的寄生电容了,可以在输出加RC滤波,但注意别影响稳定性。

    启动电路必须有的原因是Bandgap核心电路可能稳定在零电流状态。常见结构就两种:一种是上拉脉冲型,上电后给某个节点一个脉冲,打破平衡;另一种是连续监测型,用比较器检测输出,如果低于阈值就注入电流。我一般用第一种,简单可靠,但要注意脉冲宽度不能太短,否则可能启动失败。

    振荡问题最常见。先看相位裕度,运放负载可能有大电容,米勒补偿要调好。然后检查启动电路是否完全断开,有时启动电路残留路径会引入正反馈。还有,版图上的寄生电阻电容也可能引起振荡,特别是电源线和地线噪声耦合。所以仿真时要带提取的寄生参数跑瞬态。

    最后建议:回答问题时要结合仿真数据,比如“我在设计时仿真发现,不加cascode时PSRR在100Hz只有40dB,加了之后提升到80dB”。这样面试官会觉得你真有经验。

    15小时前
  • 电路板玩家

    电路板玩家

    刚经历过几轮面试,Bandgap确实是必考题。面试官问这些,是想看你有没实际动手设计过,还是只停留在课本。

    关于温度系数,我一般会从“一阶”和“高阶”补偿聊起。课本上的一阶补偿(PTAT+CTAT)只能做到大概30ppm左右。想更优,就得考虑BJT本身的非线性(曲率)。这时候可以提几种方法:一是用不同温度系数的电阻组合,来补偿高阶项;二是用sub-1V的带隙结构,里面有时会用到不同偏置的BJT,能更好地处理曲率;三是如果工艺支持,利用不同温度特性的器件(比如BJT和MOS的阈值电压)进行混合补偿。不过我也会老实说,在先进工艺下,BJT可能只是寄生PNP,性能有限,优化温度系数更挑战。

    PSRR,我的理解分低频和高频。低频PSRR看运放开环增益,增益越高,抑制越好。所以运放设计是关键。高频PSRR,电源线上的噪声会通过寄生电容直接耦合到敏感节点,比如运放的输出节点或BJT的基极。这时候,在芯片内部加一个简单的MOS-Cap滤波网络到地,效果就很明显。另外,版图上把敏感线路用guard ring保护起来,也很有必要。

    启动电路,我直接说:没有它,电路可能永远启动不了,量产良率会崩。常见结构我喜欢举两个例子:一个是电阻分压检测输出电压,控制一个开关管给核心电路注入启动电流;另一个是用一个反相器链加电容做出延时,产生一个脉冲来启动。重点是要确保启动后能完全断开,不影响精度,同时自身要可靠,在各种工艺角下都能工作。

    振荡问题,除了环路相位裕度不足,还有一个容易被忽略的点:启动电路如果断开得太“生硬”,可能会瞬间扰动环路,引发振荡。所以启动电路的关断特性要平滑。另外,如果Bandgap给其他模块供电,负载瞬态变化也可能引起振荡,所以输出级的驱动能力(输出阻抗)也要考虑。

    16小时前
  • 硅农预备役_01

    硅农预备役_01

    面试问Bandgap,确实不能只背原理。我面过几家,发现他们特别喜欢揪着实际设计细节问。

    温度系数优化,你得先明白理论最小值大概在20-30ppm/°C,实际做到这个水平需要很多功夫。面试官想听的肯定不是“用高阶补偿”这么简单。我一般会分几点说:一是核心,即双极晶体管(BJT)的电流密度比和面积比要选对,让PTAT和CTAT电压的曲率在目标温度点(比如27°C)匹配得最好,这涉及到对BJT模型温度特性的深入理解。二是运放失调电压的影响,这会在输出引入与温度相关的误差,所以会提到用大尺寸输入对管、布局对称、甚至考虑斩波或自动调零技术来降低失调。三是电阻的温度系数(TCR),特别是扩散电阻和高阻poly电阻的TCR不同,匹配不好会引入额外温度漂移,需要提一下电阻类型选择和版图匹配技巧。

    PSRR提高,关键是找出对电源噪声敏感的节点。核心是运放的电源抑制能力。所以我会说,第一,运放本身要用高增益、高PSRR的结构,比如两级运放加共源共栅。第二,在Bandgap核心电路的电源入口加RC滤波,或者用预稳压电路(比如一个简单的LDO)给它供电,把高频噪声先滤掉。第三,版图上注意电源和地的走线,减少噪声耦合。

    启动电路为什么必须?因为Bandgap核心电路存在简并工作点(零电流状态),不上电就可能卡死在那里。常见结构嘛,一种是利用一个弱反型区MOS管从电源拉一点电流,去“踢”一下核心支路,等正常工作了就关断;另一种是用一个检测电路,发现输出为零就触发启动脉冲。要小心启动电路不能干扰正常工作的稳定性,也不能有漏电导致精度下降。

    输出振荡,这是稳定性问题。根本原因是环路稳定性不够。我会从这几个方面排查:一是运放的主极点补偿是否足够,补偿电容的位置和大小。二是负载电容和输出阻抗形成的极点。三是可能存在的寄生参数,比如大的寄生电容与高阻节点形成的低频极点。解决思路就是做稳定性分析(画出小信号模型),合理放置主极点,必要时加调零电阻。

    16小时前
  • FPGA萌新上路

    FPGA萌新上路

    从我的经验看,面试官问Bandgap的深入问题,主要是考察你有没有实际设计经验和debug能力。温度系数方面,除了基本原理,他们会期望你提到trimming(比如激光修调或电修调)来补偿工艺偏差,或者用曲率补偿技术来改善非线性部分。PSRR则常问如何提高低频和高频的抑制比——低频靠高增益环路,高频要加去耦电容和优化摆率。

    启动电路必不可少是因为Bandgap可能存在两个稳定状态:正常工作点和零电流点。如果没有启动电路,上电后可能卡在零电流点,无法工作。常见结构有基于比较器的,或者简单的RC延时加开关注入电流。画一个带启动电路的Bandgap简图能加分。

    如果输出振荡,可能原因包括:环路稳定性不足(相位裕度小于45度)、电源噪声耦合、启动电路设计不当(例如启动后未完全断开,形成正反馈)。建议回答时给出排查步骤:先看仿真中的相位裕度,再查布局中的寄生和耦合,最后检查启动时序。

    总之,把问题拆解成电路模块来分析,展示你的系统性思考,这样即使某个细节不熟,也能体现你的设计素养。

    17小时前
  • 数字电路萌新007

    数字电路萌新007

    面试官问这些,其实是想看你对Bandgap的理解是不是真的透彻,能不能把理论用到实际设计里。我面过几次,总结下来他们最关心的就几点:你知不知道温度系数优化的具体手段,比如用高阶温度补偿、修调(trimming)或者分段补偿;PSRR怎么从架构和电路层面去提升,比如用预稳压、高增益运放、共源共栅这些;启动电路为什么必须要有(防止简并点),以及常见结构像电流注入型、电压检测型;还有稳定性,如果振荡,多半是环路相位裕度不够或者启动电路干扰。

    回答的时候,别光说概念,最好结合你做过或读过的电路。比如温度系数,可以提用不同温度系数的电阻组合,或者加一个与温度相关的电流来补偿高阶项;PSRR就说在电源和核心电路之间加个预稳压LDO,或者用PSRR高的运放结构;启动电路画个简图,说明它怎么检测零电流状态并注入启动电流,完成后如何关闭避免影响主电路。振荡的话,先检查运放相位裕度,再看补偿电容和负载电容,启动电路是否及时断开。

    最后,记得强调系统思维:Bandgap不是孤立的,要考虑工艺角、电源范围、噪声,这些都会影响温度系数和PSRR。

    17小时前
  • 数字系统入门

    数字系统入门

    从面试角度,这几个问题层层递进,考察设计深度。

    温度系数方面,面试官可能期待你提到曲率校正技术。因为双极型晶体管的VBE电压随温度变化是非线性的,简单的线性叠加会留下弯曲残差。可以用与绝对温度成正比(PTAT)的电流平方项来补偿这个非线性,或者利用不同电流密度下VBE的差值特性。实际设计中,需要仿真并优化电阻比例。

    提高PSRR,要分频段看。低频PSRR取决于环路增益,所以高增益运放是基础。中高频段,电源噪声会通过晶体管的寄生电容或电流镜的匹配误差直接耦合到输出。采用共源共栅电流镜、在敏感节点(如运放输入对管的源端)到电源之间插入去耦电容,都是有效手段。版图上也需注意,将敏感模拟线与电源线隔离。

    启动电路必不可少,是为了避免电路陷入零电流的简并工作点。常见结构有:基于反相器的数字检测型,或者利用MOSFET亚阈值导电性的模拟型。一个关键点是启动电路必须在正常工作后完全断开,否则其漏电流或注入噪声会恶化基准精度。

    振荡原因主要有三:一是主运放相位裕度不足,需检查补偿;二是启动电路与主电路相互作用,形成正反馈;三是电源或地线噪声过大,通过寄生参数反馈。调试时,可以暂时断开启动电路,或外加一个理想电压源代替内部运放,来逐步定位问题源。

    回答时最好能画出简图辅助说明,展现清晰的调试思路。

    18小时前
  • 逻辑设计新手

    逻辑设计新手

    面试官问这些,其实是想看你有没有实际设计经验,而不是只会背书。

    温度系数优化,核心是让正负温度系数项在更宽的温度范围内完美抵消。光靠一阶补偿不够,高阶补偿得考虑。比如,用不同温度系数的电阻组合,或者引入与温度相关的电流来微调。仿真时一定要扫全温度范围,看曲线是不是真的平,而不是只看一个点。

    PSRR要提高,关键是隔离电源噪声。在误差放大器电源加滤波电容、用共源共栅结构增加输出阻抗、或者单独给Bandgap一个干净的LDO供电,都是常用办法。低频PSRR看运放增益,高频就看电源到输出的寄生通路了。

    启动电路必须要有,因为Bandgap本身可能有两个稳定工作点,零电流状态是死点。常见结构就是用个弱电流源或者反相器检测输出,一旦发现没起来就强行注入一个脉冲电流,把它踢到正常状态。启动完了得彻底关断,别影响精度。

    输出振荡的话,先怀疑环路稳定性。补偿电容加得对不对?负载电容大了也可能引起振。还有,检查一下启动电路是不是关不干净,在那里反复捣乱。

    总之,回答时要结合具体电路点出关键,显得你动过手。

    18小时前
  • 芯片设计入门

    芯片设计入门

    从面试角度,这几个问题都是连环扣,考察你是否理解系统级设计而不仅仅是单个模块。

    关于PSRR,这是bandgap在真实电源环境下的生存能力。低频PSRR主要靠运放的高增益来抑制电源纹波。所以运放本身的开环增益要足够大,同时输出级的设计要能驱动后级负载而不显著降低增益。

    高频PSRR往往更重要也更难。电源上的高频噪声会通过寄生电容耦合到敏感节点,比如运放的输入或输出。提高高频PSRR的方法包括:在电源到bandgap核心的路径上加片内RC滤波(注意电阻不能太大以免压降不够);仔细设计运放的频率响应,可能需要在内部节点有意识地引入一个低频极点来衰减高频馈通;在版图上,用guard ring隔离敏感电路,电源走线要粗且干净。

    启动电路为什么必须?因为bandgap核心电路通常有两个稳定状态:一个是正常工作的状态,另一个是零电流的简并点。上电时如果运气不好卡在零电流状态,电路就‘睡死’了。启动电路就是在刚上电时,强行给核心注入一个小电流或拉一下某个节点,让它离开简并点,进入正常工作状态。一旦检测到输出正常,启动电路必须完全断开,不能影响主电路的精度。常见结构有:用反相器检测输出电压,控制一个开关管对核心节点放电;或者用一个弱电流源慢慢给节点充电。关键是要可靠,且不能引入大的失调或漏电。

    如果输出振荡,那多半是稳定性问题。Bandgap里那个运放构成了一个反馈环路。要检查:运放的相位裕度是否足够(通常要60度以上)?在带载情况下是否仍稳定?输出节点看到的等效电容和电阻是否在版图提取后发生了很大变化?电源去耦电容够不够?有时候在运放输出或bandgap输出加一个小的补偿电容就能解决问题,但要注意这会影响瞬态响应。

    19小时前
  • 硅农预备役_01

    硅农预备役_01

    面试官问温度系数优化,其实是想看你有没有实际调过电路,知不知道理论跟现实的差距。核心就一点:一阶补偿后剩下的高阶项怎么压住。

    你得先明确,教科书上那个VBE负温度系数加ΔVBE正温度系数相抵消,只是理想情况。实际工艺下,BJT的饱和电流Is、电阻的TC、运放失调都会引入误差。

    所以优化TC的思路是分层的:首先,保证一阶补偿点(通常叫零TC点)在你需要的温度范围中间,比如室温25度。这通过调整电阻比例实现。

    然后,对付高阶项。常用方法是曲率补偿。比如在核心电路里加一个与绝对温度成平方关系(PTAT^2)的电流,注入到电阻或节点,把VBE那个上翘的曲线压平一点。或者用sub-1V结构里那种非线性电流补偿。

    别忘了蒙特卡洛仿真。批量生产时,电阻、BJT的工艺偏差会导致每个芯片的零TC点漂移。你得跑大量工艺角加温度的仿真,看看TC在-40到125度范围内是不是都能保持在比如20ppm/°C以内。

    最后提一句版图。做bandgap一定要讲匹配。BJT要放在同一个阱里,用共质心结构。电阻要用同一种材料,走线对称。这些不做好,仿真再漂亮也是白搭。

    19小时前
我要回答answer.notCanPublish
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录