使用开源RISC-V处理器核（比如VexRiscv）在FPGA上搭建SoC，除了CPU，通常还需要集成哪些必备的外设IP？总线和中断控制器怎么设计？

1个月前

想通过一个完整的SoC项目来深入学习芯片架构。计划在FPGA上用VexRiscv这类开源CPU核，配合Wishbone或AXI总线，搭建一个能运行简单C程序的小系统。除了CPU、内存（BRAM）、UART，还需要集成哪些常见外设（比如定时器、GPIO）？中断控制器（PLIC）的设计和连接有什么要点？求一个最小可运行系统的搭建指南。

硅农预备役001

这家伙真懒，几个字都不愿写！

85151.30K

数字IC后端设计中的‘物理验证（DRC/LVS）’，除了使用Calibre，有没有开源或低成本的替代工具链？其准确性和效率能满足学习需求吗？上一篇

使用开源仿真器Icarus Verilog进行中小规模FPGA模块仿真，在调试波形和测试平台搭建方面，有哪些提高效率的技巧和最佳实践？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录