首页-所有问题-其他-正文

使用MATLAB/Simulink的HDL Coder进行FPGA开发，在算法原型到硬件实现的工作流中，实际效果和局限如何？

电路设计新人

3个月前

0

0

123

我们实验室做通信算法，一直用MATLAB/Simulink建模和仿真。听说可以用HDL Coder直接生成Verilog/VHDL代码，感觉很高效。想问下在工业界，这种基于模型的设计(MBD)流程应用广泛吗？生成的代码质量（面积、时序）如何？后期还需要多少手写RTL的优化工作？对求职有帮助吗？

电路设计新人

电路设计新人

这家伙真懒，几个字都不愿写！

141.06K1.90K

分享：

芯片行业的‘模拟版图工程师’岗位，工作强度、技术门槛和职业天花板如何？与数字后端相比如何选择？上一篇

想用开源RISC-V核（比如VexRiscv）在FPGA上搭建SoC并运行Linux，作为学习嵌入式软硬协同的实践项目，可行吗？下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录