做FPGA项目时，如何为设计编写有效的Testbench进行仿真？除了简单的输入激励，如何构建随机化、带覆盖率收集的测试环境？

3个月前

我现在做FPGA项目，测试基本就是写个简单的testbench给些固定激励，看波形对不对。但感觉这样很不完善，看到IC验证都用随机的、带约束的测试。对于FPGA开发，有没有必要引入类似SystemVerilog的随机测试和功能覆盖率概念？如果需要，有没有一些轻量级的、适合FPGA工程师上手的验证方法学或库推荐？

Verilog学习ing

这家伙真懒，几个字都不愿写！

179222.21K

FPGA在‘计算存储’（Computational Storage）这个新兴领域有哪些具体的应用场景和开发挑战？上一篇

芯片公司招聘笔试中，常考的‘状态机’题目（如序列检测、交通灯控制），除了三段式写法，还有哪些易错点和优化技巧？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录