使用High-Level Synthesis (HLS)工具（如Vitis HLS）进行FPGA开发，在工业界应用广泛吗？对求职有帮助吗？
学校实验室在用Vitis HLS做一些图像算法的加速，感觉写C++比写RTL快很多。但听说工业界很多公司对HLS持保守态度，认为其产生的代码质量（面积、时序）不如手写RTL。想问一下，目前在国内外的芯片设计公司或使用FPGA做产品的公司里，HLS的应用到底处于什么阶段？是只用于算法原型探索，还是已经用于成熟产品的某些模块？如果熟练掌握HLS，在找FPGA或算法加速相关工作时，是一个显著的加分项吗？还是说公司更看重扎实的RTL功底？
Verilog小白学逻辑
