FPGA萌新成长记
我是一家初创公司的前端,最近刚做完一个带安全需求的项目。说点实在的。
新要求就是:你设计的东西,不仅要work,还要‘防得住’。
具体到日常,公司会给你一堆checklist。比如:
- 有没有未使用的测试端口(如Scan chain, JTAG)留在了生产芯片里?这些可能是攻击入口,必须能彻底关闭或锁定。
- 你的中断控制器,会不会被恶意软件用来触发非法的特权模式切换?
- 缓存的设计,会不会因为侧信道(如时间差)泄露访问模式?
需要增加的设计检查很多是‘反直觉’的。比如,为了防故障注入攻击(Glitch attack),关键的安全状态机可能需要用三模冗余(TMR)来实现,或者用双轨逻辑检查时序违规。这直接增加了面积和功耗,你需要和安全架构师、项目经理来回权衡。
学习方面,密码学协议细节不用太深,但得知道AES、SHA、RSA是干啥的,以及它们对硬件资源(面积、时序)的大概需求,这样在做系统集成时心里有数。更重要的是理解硬件攻击手段,比如功耗分析(SPA/DPA)、电磁辐射探测,这样你才知道为什么要在算法实现里加掩码(masking)或隐藏(hiding)技术。
岗位机会?当然。我们就在招懂安全的前端,工资比普通前端高一大截。但要求也高,你最好有实际流片过的安全模块经验。建议可以从参与一些开源硬件安全项目(比如OpenTitan)开始积累经验,哪怕只是读代码、做贡献。
