数字IC设计工程师的日常工作中，用SystemVerilog和用Verilog的体验和效率差距大吗？

3个月前

我是即将毕业的微电子硕士，实验室项目一直用的Verilog。但看很多大厂的招聘要求都写“熟悉SystemVerilog者优先”。想问一下在实际的芯片设计工作中，SystemVerilog相比Verilog到底带来了哪些实质性的提升？是仅仅在验证方面，还是在设计建模、代码可读性、功能覆盖上都有很大优势？为了求职，现在花时间系统学习SV是否必要和紧迫？

FPGA入门生

这家伙真懒，几个字都不愿写！

157112.01K

FPGA 仿真用什么工具？Modelsim 和 Vivado 自带仿真怎么选？上一篇

FPGA 状态机设计有什么最佳实践？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录