FPGA面试一般会问哪些技术问题？有没有常考的Verilog笔试题？

最后给个建议，面试时如果遇到不会的，不要瞎说，可以坦诚地说这方面了解不深，但可以谈谈自己的理解或者相关的知识。表现出积极的学习态度和解决问题的思路，有时候比单纯答对问题更重要。祝你成功！

分享一个我朋友遇到的难题：如何用最少的逻辑资源实现一个可编程任意分频（包括小数分频）的时钟？这题比较开放，考察知识广度，可以谈谈DDS（直接数字频率合成）的基本思想。

关于复位。同步复位和异步复位的区别和优缺点？你项目中用的什么复位策略？全局复位还是局部复位？复位树怎么设计？这些问题能看出你对可靠性的考虑。

FPGA面试这块，不同公司侧重点不太一样，但通信设备公司一般问得比较硬核，底层和时序确实是重头戏。

Verilog编程题基本必考，不过不会让你写特别复杂的模块。常考的有边沿检测、脉冲同步、序列检测器这些。比如让你写一个检测输入信号上升沿的模块，或者设计一个1011序列检测的状态机。这些题主要看你的代码风格和思路清不清晰，会不会用非阻塞赋值，懂不懂状态机怎么画。

跨时钟域处理几乎是必问的，尤其是做通信的，数据跨时钟域太常见了。面试官可能会让你列举CDC的方法，单bit用两级同步器，多bit用握手或者异步FIFO。经常接着就问异步FIFO怎么设计，空满标志怎么产生，会不会漏采或者重复采。能讲清楚格雷码和指针比较的原理，基本就稳了。

时序约束这块，笔试可能直接出题，面试肯定会聊。比如问你建立时间和保持时间的概念，给出一个电路让你算最大时钟频率。或者直接问，一个时钟域到另一个时钟域，要怎么加约束，set_input_delay这些命令怎么用。实际项目中怎么解决时序违例，比如插寄存器、降频率、优化代码，这些经验能说出来很加分。

通信公司可能还会问一些协议相关的东西，比如SPI、I2C、UART的RTL实现，或者高速接口像Serdes、DDR控制器的一些基础概念。不过这些看你简历，如果没写过可能就问点基础的。

别太紧张，把基础概念过一遍，自己动手写几个小模块练练手感。面试时遇到不会的，直接说这块经验不多，但可以谈谈自己的理解，态度诚恳比硬撑要好。祝你好运。

还会问一些工具的使用经验。你用过哪家的FPGA（Xilinx还是Altera/Intel）？用过他们的什么开发工具（Vivado/Quartus）？综合、实现、下载调试的流程熟悉吗？会不会用ChipScope/SignalTap II抓信号？

一个很经典的笔试题：用Verilog实现一个边沿检测电路，检测输入信号的上升沿，并输出一个时钟周期宽度的脉冲。这个题要写出稳健的代码，处理好跨时钟域问题（如果输入是异步信号的话）。

时序收敛的问题。如果遇到时序违例，你一般怎么分析和解决？可以从降低频率、流水线、重新设计逻辑、优化约束、更换实现策略（比如用寄存器平衡）等角度去说。最好能结合一个实际例子。

仿真和验证的问题。你平时怎么验证你的代码？用仿真工具（如ModelSim）吗？会不会写testbench？怎么产生随机激励？怎么检查输出？会不会用断言（assertion）？这些能体现你的工程化能力。

通信背景，可能会涉及到协议。即使不要求你精通，但最好了解一些基本概念，比如以太网的MAC层、PCIe的层次结构、Aurora协议是干嘛的。面试官可能会问你在项目中如何与这些协议接口。

低功耗设计现在也常问。虽然FPGA功耗相对固定，但他们会问你在RTL层面有哪些降低功耗的方法？比如门控时钟、操作数隔离、减少不必要的翻转活动。如果你有相关经验会很加分。

笔试可能有选择题和简答题。选择题常考：Verilog语法（运算符优先级、位宽扩展）、数字电路（竞争冒险、最小项表达式）、FPGA结构（查找表、触发器、Block RAM的配置模式）。简答题可能让你对比FPGA、ASIC、DSP的优缺点，或者解释流水线技术如何提高系统吞吐率。

除了技术，可能会问一些项目经验。你简历上写的项目，每一个细节都要吃透。比如你用了某个算法，他可能会问这个算法为什么适合用FPGA实现？相比软件实现有什么优势？资源用了多少？最高时钟频率跑到多少？怎么优化的？