FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
登录
首页-所有问题-其他-正文

经典的FPGA/数字IC笔试题：用Verilog实现一个异步FIFO，要注意哪些关键点？

硅农预备役2024硅农预备役2024
其他
3个月前
0
0
120
在准备笔试和面试时，发现“实现一个异步FIFO”几乎是必考题。虽然看过一些代码，但总觉得理解不够深入。想请教一下：1. 空满判断的具体逻辑和格雷码计数器如何设计？2. 指针同步时如何尽量减少亚稳态的影响？3. 深度不是2的幂次时该怎么处理？希望能得到一个清晰、可实现的思路解析，而不仅仅是代码。
硅农预备役2024

硅农预备役2024

这家伙真懒，几个字都不愿写！
119671.62K
分享：
参加FPGA竞赛（如芯原杯、集成电路大赛）对求职有帮助吗？如何备赛？上一篇
FPGA毕设选题求推荐！要有一定创新性又能顺利完成的。下一篇
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
还没有人回答，第一个参与下？
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训
请先登录