FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-其他-正文

FPGA面试和笔试一般都会考哪些内容?有没有Verilog常考代码题?

电子技术探索者电子技术探索者
其他
3天前
0
0
12
准备投递几家大厂的数字IC/FPGA岗位,心里很没底。想知道FPGA的面试流程通常是怎样的?笔试除了数电基础、Verilog编程,还会考算法和C语言吗?特别想了解一些高频的Verilog手撕代码题,比如序列检测、跨时钟域处理、FIFO、状态机这些,有没有经典的题目和解题思路可以参考?希望有过来人能分享一下经验。
电子技术探索者

电子技术探索者

这家伙真懒,几个字都不愿写!
347801
分享:
FPGA工程师的真实工作内容是怎样的?和数字IC设计工程师区别大吗?上一篇
参加全国大学生FPGA创新设计大赛对找工作有帮助吗?应该如何备赛?下一篇
回答列表总数:1
  • 电路板玩家阿明

    电路板玩家阿明

    笔试这块,大厂一般先来一波线上测评,题目范围挺广的。数电和Verilog肯定是重头戏,比如给你个逻辑表达式化简,或者分析个时序图。Verilog编程题经常是现场写个小模块,像序列检测器、分频器这种。

    算法和C语言也可能考,但深度通常不如专门的软件岗。可能会问些基础的排序概念,或者用C写个简单操作,比如位操作或者链表遍历,主要是看你的编程思维清不清晰。

    面试流程通常是技术面、主管面加HR面。技术面会抠得很细,可能让你在白板或者共享屏幕上直接写代码。面试官喜欢追问,比如你写了个状态机,他会问如果状态编码用格雷码会怎样,或者怎么优化面积和速度。

    说到常考的手撕代码,序列检测确实高频,比如检测“1011”序列。思路一般是画状态转移图,然后用状态机实现。注意题目要求是重叠检测还是非重叠,这个会影响到状态跳转。

    跨时钟域处理几乎是必问。单比特信号用两级同步器,多比特数据可能用握手或者异步FIFO。让你手撕的话,可能会简化,比如只写个同步器或者FIFO的读写指针逻辑。FIFO的重点是空满判断,格雷码计数器怎么用,这个一定要搞明白。

    状态机也是经典题,比如可乐售卖机。关键是要区分一段式、两段式、三段式的写法,面试官可能会让你解释为什么推荐用三段式,主要是为了时序和代码清晰。

    另外,像奇偶分频、小数分频、仲裁器这些也经常出现。解题时别光写代码,最好先说说思路,把电路结构讲清楚。比如仲裁器,你可以提固定优先级或者轮询,面试官可能接着问优缺点。

    准备的时候,多找些真题练手,光看不行,一定要自己动手写。网上有很多面经,可以搜搜看,但别死记硬背,理解背后的电路原理更重要。面试时遇到不会的也别慌,把思考过程说出来,有时候他们更看重你的分析能力。

    3天前
我要回答answer.notCanPublish
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录