当前位置：首页-所有问题-正文

FPGA内部的时钟网络？

FPGA内部的时钟网络？

FPGA小白

1年前

源自：

课程 - 1小时试听，解锁FPGA"芯能力", 课时 - 李老师带你玩转FPGA第一课

本文原创，作者：FPGA小白，其版权均为FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训所有。
如需转载，请注明出处：https://z.shaonianxue.cn/question/6133.html

FPGA内部逻辑模块数及触发器数？

FPGA的设计流程？

KKK
在7天前发布的[评论]
kkk
eeos
在11天前发布的[评论]
可以把ASIC和FPGA理解成“定制工具”和“万能积木”： ASIC是“专属定制工具”，比如为切面包专门造的面包刀——一开始要花大功夫设计、开模，但造好后只能切面包，速度快、成本低（量产时），手机芯片、矿机芯片大多是它，一旦做好就改不了。 FPGA是“可拼改的万能积木”，像一套能拆了重装的乐高——不用提前开模，买回来能反复改功能，今天拼成切面包的工具，明天能改成开瓶器，但速度没ASIC快，成本也高，适合研发新产品、小批量使用，比如通信设备测试、AI原型验证。
事实上
在16天前发布的[评论]
评论
灰色
在1个月前发布的[评论]
感谢博主
用户_15381
在1个月前发布的[评论]
芯片没有最贵只有更贵