2026年，FPGA工程师社招面试手撕Verilog实现AXI4-Stream实时图像二值化，面试官更看重算法理解还是代码简洁？
最近在准备FPGA社招面试，看到很多面经提到手撕Verilog实现AXI4-Stream实时图像二值化。我有点纠结，面试官到底更看重对二值化算法（比如Otsu、自适应阈值）的理解深度，还是更看重代码的简洁性和可读性？比如我用一个always块全写完，还是拆成状态机加流水线更稳？另外，如果算法理解不够，但代码写得很规范，能过吗？求大佬分享真实面试经验，尤其是大厂和中小厂的区别。
嵌入式菜鸟2024
