首页-所有问题-就业招聘-正文

2026年，FPGA工程师面试被问如何用Verilog实现一个基于AXI4-Stream的实时视频锐化加速器，Sobel算子和流水线怎么设计才能不丢帧？

2小时前

0

0

2

最近在准备FPGA校招面试，看到很多面经都在问AXI4-Stream视频处理。我想知道如果面试官让手撕一个实时视频锐化加速器，用Sobel边缘检测加原图叠加，行缓冲怎么设计才能省BRAM？流水线要分几级才能不丢数据？还有锐化系数怎么用移位实现避免乘法器？求大佬指点具体细节，最好能给出代码框架。

编程小菜

编程小菜

这家伙真懒，几个字都不愿写！

243700

分享：

2026年FPGA大赛用国产高云FPGA做实时目标检测，YOLOv5s部署后LUT资源爆了，有没有通过共享算术逻辑单元和重定时来优化的具体方法？上一篇

2026年，电子专业大二家长：孩子想学FPGA，是先买国产安路开发板还是先报培训班？求时间线规划下一篇

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训

请先登录