2026年FPGA工程师面试，手撕Verilog实现AXI4-Stream FIFO，空满标志怎么设计才能不丢数？

1天前

最近在准备FPGA校招面试，看到很多面经里提到手撕Verilog实现AXI4-Stream FIFO，空满标志的设计是重点。我试着写了一个，但仿真时发现读指针和写指针在格雷码转换后，空满判断总出错，数据会丢。请问各位大佬，空满标志到底该用二进制指针比较还是格雷码？具体怎么设计读写指针和空满逻辑才能保证不丢数、不死锁？有没有标准的模板代码可以参考？

逻辑设计初学者

这家伙真懒，几个字都不愿写！

5275111.02K

2026年FPGA校招，面试官问手撕Verilog实现AXI4-Stream的实时中值滤波，怎么设计流水线才能拿满分？上一篇

2026年，孩子大一电子专业，家长该不该让他大一暑假就开始学FPGA？会不会太早反而影响GPA？下一篇

还没有人回答，第一个参与下？

我要回答

回答被采纳奖励100个积分

请先登录