报错信息[[DRC BIVC-1] the following port in this bank have conflicting VCCOs: sys_clk (LVCMOS18,requiring VCCO=1.800)。
![报错信息[[DRC BIVC-1] - 第1张](https://admin.shaonianxue.cn/wp-content/uploads/2025/11/image-2025-11-09-12-14-45-83.png "报错信息[[DRC BIVC-1] - 第1张 - FPGA线上课程平台｜最全栈的FPGA学习平台｜FPGA工程师认证培训")
报错信息[[DRC BIVC-1]
爱提问的小白白爱提问的小白白
回答被采纳奖励100个积分
爱提问的小白白爱提问的小白白报错信息[[DRC BIVC-1] the following port in this bank have conflicting VCCOs: sys_clk (LVCMOS18,requiring VCCO=1.800)。