FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
登录
首页-所有问题-技术分享-正文

报错信息[Opt 31-67]

爱提问的小白白爱提问的小白白
技术分享
5个月前
0
0
175

报错信息[Opt 31-67] Problem: A LUT2 cell in the design is missing a connection on input pin I0, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: logic_[0]_i_1


报错信息[Opt 31-67] - 第1张

爱提问的小白白

爱提问的小白白

初级工程师
这家伙真懒,几个字都不愿写!
152.60K2.88K
分享:
报错信息[Synth 8-3352]上一篇
报错信息[Synth 8-3352]下一篇
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
还没有人回答,第一个参与下?
我要回答
回答被采纳奖励100个积分
FPGA线上课程平台|最全栈的FPGA学习平台|FPGA工程师认证培训
请先登录